一種應(yīng)用于UHF讀寫(xiě)器的數(shù)字跳頻技術(shù)

　　引言

　　RFID技術(shù)的發(fā)展為物聯(lián)網(wǎng)的廣泛應(yīng)用提供了技術(shù)支持，超高頻(UHF)讀寫(xiě)器憑借讀取距離遠(yuǎn)、速度快的特點(diǎn)，未來(lái)必將在各個(gè)行業(yè)得到廣泛的應(yīng)用。目前，國(guó)內(nèi)的大部分UHF讀寫(xiě)器都是基于單頻點(diǎn)或者頻帶較窄，在讀取標(biāo)簽的過(guò)程中容易出現(xiàn)盲區(qū)，導(dǎo)致無(wú)法順利讀取標(biāo)簽。

　　本文提出了一種基于FPGA的數(shù)字跳頻技術(shù)，通過(guò)上位機(jī)設(shè)置中心頻點(diǎn)和跳頻步進(jìn)，利用FPGA對(duì)集成鎖相環(huán)芯片進(jìn)行配置，得到期望的頻率，實(shí)現(xiàn)跳頻讀取標(biāo)簽，從而解決了實(shí)際情況中的盲區(qū)問(wèn)題。

　　1 總體框架

　　UHF讀寫(xiě)器總體設(shè)計(jì)框圖如圖1所示。主控芯片采用Altera公司的Cyclone III系列FPGA芯片EP3C25Q240C8。該芯片有24 624個(gè)LE、149個(gè)用戶I/O口、608 256位存儲(chǔ)器、4個(gè)鎖相環(huán);外部接口多，資源豐富，非常適合在早期研發(fā)階段擴(kuò)展各種功能。

　　FPGA外擴(kuò)512MB SRAM和64 MB NOR Flash存儲(chǔ)器，能夠?qū)崿F(xiàn)SOPC設(shè)計(jì)、操作系統(tǒng)移植、讀寫(xiě)器擴(kuò)展的功能(比如網(wǎng)絡(luò)接入能力);有USB外設(shè)，方便數(shù)據(jù)的USB傳輸;利用串口轉(zhuǎn)USB芯片CP2102，可方便上位機(jī)軟件實(shí)現(xiàn)對(duì)硬件的配置參數(shù)進(jìn)行控制。

　　FPGA從上位機(jī)發(fā)送的命令碼中解碼出各種配置參數(shù)，完成射頻發(fā)射電路中Si4133中心頻率以及跳頻步進(jìn)的設(shè)置，對(duì)功率放大器芯片RF21 73的工作模式進(jìn)行選擇，實(shí)現(xiàn)EPC GEN2協(xié)議規(guī)定的與標(biāo)簽交互命令的PIE編碼和FM0，Miller 2、4、8解碼，將讀取到的標(biāo)簽EPC通過(guò)串口發(fā)送給上位機(jī)軟件，實(shí)現(xiàn)人機(jī)交互。

　　2 鎖相環(huán)芯片Si4133工作原理

　　Si4133是Silicon Laboratories公司推出的一款應(yīng)用于GSM和GPRS無(wú)線通信的芯片，內(nèi)部含有集成壓控振蕩器的多邊帶射頻頻率合成器。其內(nèi)部框圖如圖2所示。

　　該芯片包含3路獨(dú)立的PLL，分別由相位檢測(cè)器(PD)、環(huán)路濾波器(LF)、壓控振蕩器(VCO)以及可編程分頻器構(gòu)成。其中RF1、RF2的輸出端口復(fù)用，所以RF1和RF2只能由其中一路頻率輸出。圖3為實(shí)際應(yīng)用電路圖。

　　RF1的壓控振蕩器中心頻率為947 MHz～1.72GHz，RF2的壓控振蕩器中心頻率為789 MHz～1.43GHz，IF的壓控振蕩器中心頻率為526～952 MHz。由于EPC GEN2協(xié)議規(guī)定的RFID頻率為860～960 MHz，故選擇RF2生成載波信號(hào)，中心頻率在920～928 MHz之間進(jìn)行跳頻。

　　Si4133采用I2C總線對(duì)內(nèi)部9個(gè)寄存器進(jìn)行配置，從而實(shí)現(xiàn)軟件控制參數(shù)。寄存器0～8分別為：主配置寄存器、鑒相器增益寄存器、掉電寄存器、RF1的N分頻寄存器、RF2的N分頻寄存器、中頻的N分頻寄存器、RF1的R分頻寄存器、RF2的R分頻寄存器、中頻的R分頻寄存器。每個(gè)寄存器的寫(xiě)控制字為22位，前18位為數(shù)據(jù)位，其中高位在前，后4位為寄存器地址，寫(xiě)寄存器需滿足圖4所示的串行接口時(shí)序圖。

　　為利用FPGA內(nèi)部的嵌入式邏輯分析儀對(duì)實(shí)際的信息進(jìn)行采樣得到的部分波形圖，如圖5所示?？梢钥吹?，對(duì)Si4133進(jìn)行配置的波形符合時(shí)序圖，完成了對(duì)Si4133的配置，達(dá)到了預(yù)期的效果。

　　3 上位機(jī)軟件設(shè)計(jì)

　　上位機(jī)軟件采用Microsoft公司的VC++6.0編寫(xiě)，使用API函數(shù)方式編程。串口上位機(jī)編程分4個(gè)步驟：打開(kāi)串口、配置參數(shù)、讀寫(xiě)數(shù)據(jù)、關(guān)閉串口。下面詳細(xì)介紹各個(gè)步驟用到的一些函數(shù)。

　　編譯通過(guò)后，PC機(jī)通過(guò)串口線連接到FPGA電路板，圖6為上位機(jī)發(fā)送跳頻配置參數(shù)，F(xiàn)PGA在讀取到標(biāo)簽號(hào)后，將數(shù)據(jù)發(fā)送給上位機(jī)。

　　4 硬件測(cè)試

　　圖7為用安捷倫的頻譜儀實(shí)際測(cè)試的頻譜圖?？梢钥吹?，中心頻率與軟件設(shè)置的924 MHz一致，輸出功率為16.22 dBm。由測(cè)試結(jié)果可以看出，功率輸出、相位噪聲、雜散抑制等都達(dá)到較好的效果，應(yīng)用于UHF讀寫(xiě)器項(xiàng)目中，能夠順利工作。通過(guò)上位機(jī)設(shè)置中心頻率為924MHz，跳頻步進(jìn)為1 MHz。讀取到的標(biāo)簽號(hào)為300000000000000000000001C3F2，為十六進(jìn)制顯示，與圖6中輸出信息中的標(biāo)簽號(hào)相同。

　　結(jié)語(yǔ)

　　本文介紹了如何通過(guò)上位機(jī)軟件發(fā)送數(shù)字跳頻的參數(shù)給FPGA，F(xiàn)PGA根據(jù)解碼得到的參數(shù)對(duì)集成鎖相環(huán)芯片Si4133、功率放大器和外設(shè)進(jìn)行配置，得到數(shù)字跳頻的載波信號(hào)。在讀取標(biāo)簽的工程中，能夠解決之前固定頻點(diǎn)時(shí)的盲區(qū)問(wèn)題，順利讀取到標(biāo)簽。