登錄
注冊
RFID世界網(wǎng) >
新聞中心 >
行業(yè)動態(tài) >
正文
英特爾專家揭示IC制程微縮所面臨的五大挑戰(zhàn)
作者：電子工程專輯
來源：來源網(wǎng)絡(luò)(侵權(quán)刪)
日期：2009-02-16 08:44:39
摘要：芯片尺寸在接下來的幾年將持續(xù)微縮，不過芯片制造商也面臨許多挑戰(zhàn)。在美國舊金山舉行的國際固態(tài)電路會議(ISSCC)上，英特爾(Intel)資深院士、制程架構(gòu)與整合總監(jiān)Mark Bohr列出32奈米以下制程節(jié)點遭遇的五大障礙/挑戰(zhàn)，也提出了有潛力的解決方案。
芯片尺寸在接下來的幾年將持續(xù)微縮，不過芯片制造商也面臨許多挑戰(zhàn)。在美國舊金山舉行的國際固態(tài)電路會議(ISSCC)上，英特爾(Intel)資深院士、制程架構(gòu)與整合總監(jiān)Mark Bohr列出32奈米以下制程節(jié)點遭遇的五大障礙/挑戰(zhàn)，也提出了有潛力的解決方案。
1. 微影技術(shù)(patterning or lithography)
問題：光學波長微縮的速度跟不上IC尺寸微縮的速度。
目前的解決方案：「解析度增強(Resolution-enhancement)」技術(shù)，例如光學鄰近校正(optical-proximity correction)、相移光罩(phase-shift)和浸潤式微影(immersion lithography)等，在32nm節(jié)點得到了采用。除了這些增強技術(shù)，布線約束(layout restriction)，例如單向性(unidirectional)、柵格布線(gridded layout)和約束線(restricted line)，加上空間整合(space combination)等，也不得不逐漸被采用。
未來的解決方案：雙圖案微影(Double-patterning)技術(shù)和運算微影(computational lithography)也是用以因應(yīng)22nm甚至16nm制程的技術(shù)選項，直到深紫外光(EUV)微影的光波長縮減與解析度增強表現(xiàn)能達到水平。”
2. 電晶體(transistor options)
問題：由于閘極氧化層漏電(gate oxide leakage)問題，傳統(tǒng)制程微縮早在21世紀初期就遭遇瓶頸。
目前的解決方案：當傳統(tǒng)微縮技術(shù)失效時，high-k電介質(zhì)和金屬閘極等方案，顯著增強了MOSFET的密度、性能和功耗效率，并提供了持續(xù)的進展。
未來的解決方案：基板工程學(Substrate engineering)讓晶圓中的P通道遷移率得以增強，但對n通道元件可能無效。多閘極電晶體如FinFET、Tri-Gate和Gate-All-Around元件改善了靜電(electrostatics)，也加深了亞閾值梯度(threshold slopes)，不過可能會遇到寄生電容、電阻問題。
三五族(III-IV)通道材料如Insb、InGaAs和InAs有助于在低作業(yè)電壓下提升開關(guān)速度，主要是因為遷移率提升，但在實際可行的CMOS解決方案問世前還是有很多挑戰(zhàn)。
3. 導線(interconnect)
問題：需要新的方案來減緩電阻系數(shù)(resistivity)和其他問題。
目前的解決方案：現(xiàn)有制程采用銅導線、low-k等技術(shù)讓每一代導線縮小0.7倍。
未來的解決方案：3D芯片堆疊和直通矽晶穿孔(through-silicon vias，TVS)等技術(shù)，提供了更高的芯片與芯片間導線密度；不過3D芯片堆疊的缺點是增加了采用TSV的制程成本，而由于芯片穿孔，矽晶面積會有所損失，也會遇到電源傳遞與散熱挑戰(zhàn)。
如果能開發(fā)出具成本效益的方案，在矽技術(shù)中整合光子(photonics)技術(shù)，就能用光學導線來克服頻寬瓶頸。在芯片間采用光學導線也許還很遙遠，因為很難配合芯片尺寸來微縮光收發(fā)器和導線。
4. 嵌入式內(nèi)存
問題：現(xiàn)今的設(shè)計需要優(yōu)于SRAM的高密度內(nèi)存。
目前的解決方案：傳統(tǒng)的6T SRAM內(nèi)存單元已經(jīng)應(yīng)用在處理器等產(chǎn)品中采用。
未來的解決方案：除了傳統(tǒng)的DRAM、eDRAM和快閃內(nèi)存之外，浮體單元(floating-body cell)、相變化(phase-change)內(nèi)存和seek-and-scan probe內(nèi)存，都能提供比6T SRAM更高的位元密度。但在不進行其他折衷的情況下，要在單晶圓邏輯制程上整合新的內(nèi)存制程會比較困難?！?nbsp;
5. 系統(tǒng)整合
問題：僅透過簡單采用更小的電晶體來制造更復雜的系統(tǒng)元件是不夠的。
目前的解決方案：新一代的處理器微縮技術(shù)能實現(xiàn)更佳功率效益、電源管理、并行處理、整合外圍電路和SoC特性，產(chǎn)出多核、多功能產(chǎn)品。
未來的解決方案：也許可以參考大自然的一些案例(例如人類的大腦)，來思考在電子世界實現(xiàn)更高度整合的最佳途徑。
(參考原文：Intel lists five challenges for IC scaling ，by Mark LaPedus)
1. 微影技術(shù)(patterning or lithography)
問題：光學波長微縮的速度跟不上IC尺寸微縮的速度。
目前的解決方案：「解析度增強(Resolution-enhancement)」技術(shù)，例如光學鄰近校正(optical-proximity correction)、相移光罩(phase-shift)和浸潤式微影(immersion lithography)等，在32nm節(jié)點得到了采用。除了這些增強技術(shù)，布線約束(layout restriction)，例如單向性(unidirectional)、柵格布線(gridded layout)和約束線(restricted line)，加上空間整合(space combination)等，也不得不逐漸被采用。
未來的解決方案：雙圖案微影(Double-patterning)技術(shù)和運算微影(computational lithography)也是用以因應(yīng)22nm甚至16nm制程的技術(shù)選項，直到深紫外光(EUV)微影的光波長縮減與解析度增強表現(xiàn)能達到水平。”
2. 電晶體(transistor options)
問題：由于閘極氧化層漏電(gate oxide leakage)問題，傳統(tǒng)制程微縮早在21世紀初期就遭遇瓶頸。
目前的解決方案：當傳統(tǒng)微縮技術(shù)失效時，high-k電介質(zhì)和金屬閘極等方案，顯著增強了MOSFET的密度、性能和功耗效率，并提供了持續(xù)的進展。
未來的解決方案：基板工程學(Substrate engineering)讓晶圓中的P通道遷移率得以增強，但對n通道元件可能無效。多閘極電晶體如FinFET、Tri-Gate和Gate-All-Around元件改善了靜電(electrostatics)，也加深了亞閾值梯度(threshold slopes)，不過可能會遇到寄生電容、電阻問題。
三五族(III-IV)通道材料如Insb、InGaAs和InAs有助于在低作業(yè)電壓下提升開關(guān)速度，主要是因為遷移率提升，但在實際可行的CMOS解決方案問世前還是有很多挑戰(zhàn)。
3. 導線(interconnect)
問題：需要新的方案來減緩電阻系數(shù)(resistivity)和其他問題。
目前的解決方案：現(xiàn)有制程采用銅導線、low-k等技術(shù)讓每一代導線縮小0.7倍。
未來的解決方案：3D芯片堆疊和直通矽晶穿孔(through-silicon vias，TVS)等技術(shù)，提供了更高的芯片與芯片間導線密度；不過3D芯片堆疊的缺點是增加了采用TSV的制程成本，而由于芯片穿孔，矽晶面積會有所損失，也會遇到電源傳遞與散熱挑戰(zhàn)。
如果能開發(fā)出具成本效益的方案，在矽技術(shù)中整合光子(photonics)技術(shù)，就能用光學導線來克服頻寬瓶頸。在芯片間采用光學導線也許還很遙遠，因為很難配合芯片尺寸來微縮光收發(fā)器和導線。
4. 嵌入式內(nèi)存
問題：現(xiàn)今的設(shè)計需要優(yōu)于SRAM的高密度內(nèi)存。
目前的解決方案：傳統(tǒng)的6T SRAM內(nèi)存單元已經(jīng)應(yīng)用在處理器等產(chǎn)品中采用。
未來的解決方案：除了傳統(tǒng)的DRAM、eDRAM和快閃內(nèi)存之外，浮體單元(floating-body cell)、相變化(phase-change)內(nèi)存和seek-and-scan probe內(nèi)存，都能提供比6T SRAM更高的位元密度。但在不進行其他折衷的情況下，要在單晶圓邏輯制程上整合新的內(nèi)存制程會比較困難?！?nbsp;
5. 系統(tǒng)整合
問題：僅透過簡單采用更小的電晶體來制造更復雜的系統(tǒng)元件是不夠的。
目前的解決方案：新一代的處理器微縮技術(shù)能實現(xiàn)更佳功率效益、電源管理、并行處理、整合外圍電路和SoC特性，產(chǎn)出多核、多功能產(chǎn)品。
未來的解決方案：也許可以參考大自然的一些案例(例如人類的大腦)，來思考在電子世界實現(xiàn)更高度整合的最佳途徑。
(參考原文：Intel lists five challenges for IC scaling ，by Mark LaPedus)
