登錄
注冊
RFID芯片結構對標簽靈敏度影響分析
1 引言
卷到卷電子標簽生產(chǎn)線是滿足RFID市場對電子標簽海量需求的設備。生產(chǎn)中很多因素會影響電子標簽的性能，尤其是會影響電子標簽靈敏度一致性。電子標簽靈敏度一致性在實際應用中反映了在同一環(huán)境下讀取不同電子標簽的可靠程度，它直接影響或代表著RFID系統(tǒng)運行的可靠性。自從全球零售巨頭Walmart在零售行業(yè)引入RFID技術后，Walmart對RFID電子標簽的需求就受到電子標簽供應商們的矚目。尤其是Walmart對供應商提供的RFID電子標簽驗收標準（包括對電子標簽靈敏度一致性的要求）備受電子標簽制造商們關注。因此，電子標簽制造商必須重視影響電子標簽靈敏度一致性的各種因素，在生產(chǎn)中加以控制，以滿足通過Walmart公司對電子標簽的驗收。可能會影響電子標簽靈敏度一致性的因素很多，找出影響電子標簽靈敏度一致性的主要因素，對指導電子標簽生產(chǎn)具有實際意義。
因為，RFID UHF電子標簽靈敏度一致性對系統(tǒng)運行影響較大，所以，本文只研究UHF電子標簽靈敏度一致性問題。
2 實驗測試
2.1 各種因素分組及測試設備和測試環(huán)境
可能影響電子標簽靈敏度一致性的因素有：倒封裝貼片生產(chǎn)線的溫度、壓力、時間等參數(shù)；表面未敷膜芯片和敷膜芯片；天線表面潔凈狀態(tài)；不同金屬天線；天線饋點寬縫隙和窄縫隙等。將不同因素分別組合制作成電子標簽，每個組合取30枚電子標簽測試其靈敏度，并用Minitab軟件做產(chǎn)品制程能力分析。測試設備主要有芬蘭Voyantic公司的Tagformance UHF電子標簽測試儀、計算機等；測試環(huán)境在微波暗室中。
2.2 測試結果
2.2.1電子標簽測試儀靈敏度曲線分析
（1）未敷膜芯片的電子標簽在900MHz頻點上靈敏度增益一般在-18dBm~-12 dBm之間，離散性較大，如圖1所示。
（2）敷膜芯片的電子標簽在900MHz頻點上靈敏度增益一般在-15dBm~-12 dBm之間，一致性較好，如圖2所示。
（3）未敷膜芯片與寬縫隙天線組合的電子標簽比與窄縫隙天線組合的電子標簽靈敏度一致性稍好。
（4）天線表面潔凈狀態(tài)；倒封裝貼片時的溫度、壓力、時間等參數(shù)；不同金屬天線等因素對電子標簽靈敏度一致性影響不明顯。
圖1未敷膜芯片電子標簽靈敏度曲線[2]圖2敷膜芯片電子標簽靈敏度曲線[2]
2.2.2 產(chǎn)品制程能力分析
將電子標簽測試儀在900MHz頻點上的靈敏度增益數(shù)據(jù)用Minitab軟件做產(chǎn)品制程能力分析。取規(guī)格下限（LSL）為-16dBm，規(guī)格上限（USL）為-12 dBm，樣本數(shù)為30。
參考圖表如下：
圖3未敷膜芯片某種組合Cpk=0.63 [2]圖4未敷膜芯片某種組合Cpk=0.44[2]
圖5敷膜芯片某種組合Cpk=1.42 [2] 圖6敷膜芯片某種組合Cpk=1.10[2]
制程能力判斷標準：
|
Cpk值 |
級別 |
判斷結論 |
|
Cpk≥1.67 |
特級 |
制程能力過分充裕 |
|
1.67>Cpk≥1.33 |
A |
制程能力充分 |
|
1.33>Cpk≥1.00 |
B |
制程能力合格，但不太充分 |
|
1.00>Cpk≥0.67 |
C |
制程能力不足，需要提升能力 |
|
Cpk<0.67 |
D |
制程能力嚴重不足，不可接受 |
圖3、圖4為未敷膜芯片在不同壓力、不同潔凈度下制作的電子標簽的制程能力分析，因Cpk<0.67，為D級，說明制程能力嚴重不足，不可接受。
圖5、圖6為敷膜芯片在不同壓力、不同潔凈度下制作的電子標簽的制程能力分析，因Cpk≥1.0，為B級，說明制程能力合格，可以接受。
通過對電子標簽上萬枚次的測試、對比分析，得到結果：表面未敷膜芯片與窄縫隙天線貼合制作的電子標簽靈敏度一致性較差；其他因素對電子標簽靈敏度一致性影響不明顯。
{$page$}
3 理論計算
|
IC等效電路 |
圖7電子標簽等效電路[1]
平板電容計算公式：C=εε0S/d（1）
式中單位：電容C（F）；面積S（m2）；極板間距d（m）
真空介電常數(shù)：ε0= 8.85×10-12
空氣相對介電常數(shù)ε1=1
膜的相對介電常數(shù)ε2≈2
由芯片的Datasheet得到某款芯片的尺寸為：0.66×10-3m× 0.66× 10-3m[1]
3.1未敷膜和敷膜芯片與窄縫隙天線之間產(chǎn)生的寄生電容及不可控電容偏差范圍：
圖8芯片在窄縫隙天線上
假設未敷膜及敷膜芯片與窄縫隙天線正對面積均為芯片面積的60%（見圖8）
正對面積 S1=0.66 × 10-3× 0.66× 10-3× 60% ≈ 0. 26× 10-6m2（2）
S2=0.66 × 10-3× 0.66 × 10-3× 60% ≈ 0. 26× 10-6m2（3）
未敷膜芯片與窄縫隙天線正對面積之間的間距為鈍化層的厚度（見圖9）：
d1=1.2×10-6m
圖9未敷膜芯片與天線之間間距
敷膜芯片與窄縫隙天線正對面積之間的間距為鈍化層+膜的厚度（見圖10）：
d2=8.2× 10-6 m
圖10敷膜芯片與天線之間間距
電容計算：
C1=ε1ε0S1/d1=1 ×8.85 × 10-12×0. 26 × 10-6 ÷1.2 × 10-6 ≈ 1.9 pF（4）
C2=ε2ε0S2/d2=2 ×8.85 × 10-12×0.26 ×10-6 ÷8.2 ×10-6 ≈ 0.28 pF（5）
假設倒封裝貼片時受到導電膠及壓力等因素的影響，使芯片與天線之間的間距有0.2×10-6 m高度不可控，用d1d2表示不可控高度最大間距。
可能達到的最大間距：
d1=1.4 × 10-6m
d2=8.4 × 10-6 m
最大間距時的電容：
C1=ε1ε0S1/d1=1 ×8.85 ×10-12×0. 26 ×10-6 ÷1.4 × 10-6≈ 1.6 pF（6）
C2=ε2ε0S2/d2=2 ×8.85 × 10-12×0.26 × 10-6÷8.4× 10-6≈ 0.27 pF（7）
不可控電容偏差的范圍：
ΔC1 =C1-C1= 1.9 -1.6 = 0.3 pF（8）
所以未敷膜芯片與窄縫隙天線間不可控電容偏差范圍為：0~0.3 pF
ΔC2 =C2-C2= 0.28 -0.27 = 0.01pF（9）
敷膜芯片與窄縫隙天線間不可控電容偏差范圍為：0~0.01pF
從芯片的等效電路（見圖7）得知，芯片的等效電容為0.8 pF；未敷膜芯片與窄縫隙天線間的寄生電容1.6 pF及不可控電容偏差范圍0~0.3 pF均與芯片的等效電容0.8 pF接近，尤其是不可控電容偏差范圍0~0.3 pF較大，所以對電子標簽靈敏度一致性影響較大；
敷膜芯片與窄縫隙天線間的寄生電容0.28pF及不可控電容偏差范圍0~0.01 pF均比芯片的等效電容0.8 pF小很多，所以對電子標簽靈敏度一致性影響較小。
3.2 未敷膜芯片與寬縫隙天線產(chǎn)生的寄生電容及不可控電容偏差范圍：
假設未敷膜芯片與寬縫隙天線正對面積為芯片面積的30%（見圖11）
圖11芯片在寬縫隙天線上
正對面積 S3=0.66× 10-3× 0.66× 10-3× 30% ≈ 0. 13× 10-6m2（10）
未敷膜芯片與寬縫隙天線正對面積之間的間距為鈍化層的厚度：
基本間距：d3=1.2× 10-6m
最大間距：d3=1.4× 10-6m
電容計算：
C3=ε1ε0S3/d3=1 ×8.85 × 10-12×0. 13 × 10-6 ÷1.2 × 10-6≈ 0.9 6 pF（11）
C3=ε1ε0S3/d3=1 ×8.85 × 10-12×0. 13 × 10-6 ÷1.4 ×10-6≈ 0.82 pF（12）
ΔC3 =C3–C3= 0.96-0.82 = 0.14 pF（13）
所以未敷膜芯片與寬縫隙天線間不可控電容偏差范圍為：0~0.14 pF
未敷膜芯片與寬縫隙天線間的寄生電容0.96pF及不可控電容偏差范圍0~0.14 pF均比與窄縫隙天線間的寄生電容1.6 pF及不可控電容偏差范圍0~0.3 pF小，所以比窄縫隙天線對電子標簽靈敏度一致性的影響要小。
通過電子標簽測試儀實驗測試和理論計算得出結論：未敷膜芯片與窄縫隙天線間的寄生電容和電容偏差是造成電子標簽靈敏度一致性差的主要原因。
{$page$}
4結語
UHF電子標簽靈敏度一致性問題，是芯片及天線設計加工、倒封裝生產(chǎn)工藝等因素共同影響的較復雜的問題。本文通過大量實驗測試和理論計算，確定了芯片未敷膜結構形式是影響電子標簽靈敏度一致性差的一種主要因素。實驗測試過程、對比分析工作和得到的結果，均對電子標簽芯片及天線設計和電子標簽生產(chǎn)制造有指導意義。
（rfid世界網(wǎng)獨家稿件，轉載請注明來源作者?。?/STRONG>
