一文看懂 | 芯片是怎么來的？

什么是芯片？

 
芯片是半導(dǎo)體元件產(chǎn)品的統(tǒng)稱，是電子學(xué)中將電路小型化的一種方式。雖然，在日常生活中，我們常將芯片、集成電路和半導(dǎo)體混同使用，但它與半導(dǎo)體和集成電路其實略有不同，通常半導(dǎo)體指的是一類材料的總稱，集成電路是用半導(dǎo)體材料加工而成的小型化電路的大型集合，而芯片則是由一種或多種類型的集成電路形成的產(chǎn)品。如果將其映射到生活中，那么半導(dǎo)體是纖維，集成電路布料，而芯片則是衣服，這樣是不是很好理解了呢？

時間軸上的 “芯”路歷程

圖源：Computer History Museum

從上述定義可知，講芯片的發(fā)展史，核心就是要講清楚半導(dǎo)體材料和集成電路的發(fā)展史。

集成電路的早期概念可以追溯到 1949 年，當(dāng)時來自西門子的一位德國工程師 Werner Jacobi 在助聽器中采用了一個專利，在該專利中就提到了在三級放大器中實現(xiàn)了五個晶體管排布在同一基板上的技術(shù)，并實現(xiàn)了助聽器的小型、低價化。

1952 年，一位名叫 Geoffrey Dummer 的英國國防部皇家雷達(dá)局科學(xué)家在華盛頓質(zhì)量電子元件進(jìn)展研討會上向公眾提出了集成電路的概念。電工實驗室的 Sidney Darlington 和 Yasuro Tarui 又進(jìn)一步提出了類似的芯片設(shè)計，只是此時的集成電路還是非電氣隔離的。

1957 年，貝爾實驗室的 Mohamed M. Atalla 開發(fā)出了通過熱氧化使硅表面實現(xiàn)電穩(wěn)定的表面鈍化工藝，該表面鈍化工藝隔離了單個的二極管和晶體管，從而使硅基單片集成電路芯片成為可能。

1958 年，來自德州儀器的 Kilby 成功演示了集成電路的第一個工作示例，并于次年申請了發(fā)明專利，該專利后來榮獲了 2000 年諾貝爾物理學(xué)獎，但是該集成電路的工作需要外部連線的配合才能實現(xiàn)工作，也就只能算是混合集成電路，談不上真正意義上的單片集成電路芯片。

1959 年，仙童半導(dǎo)體的 Jean Hoerni 在表面鈍化工藝的基礎(chǔ)上實現(xiàn)了平面工藝，來自 Sprague Electric 的 Kurt Lehovec 將隔離技術(shù)擴(kuò)展到單個硅片上的獨立晶體管。說白了就是，每個晶體管盡管是嵌入到了同一塊硅上，卻都能獨立運行。在此基礎(chǔ)上，同樣來自 Sprague Electric 的 Robert Noyce 同年發(fā)明了世界上第一款單片集成電路芯片。

1960 年，貝爾實驗室的 Mohamed M. Atalla 又提出了 MOS 集成電路芯片，對比雙極性晶體管，MOSFET 更易形成電氣隔離。

MOS 集成電路的出現(xiàn)奠定了當(dāng)代集成電路芯片的基礎(chǔ)，隨著技術(shù)的不斷精進(jìn)，到 1964 年，MOS 芯片已實現(xiàn)了比雙極芯片更高的晶體管密度和更低的制造成本。

MOS 芯片的復(fù)雜度進(jìn)一步以摩爾定律所預(yù)測的速度在增加，從 1960 年代后期的大規(guī)模集成（LSI），經(jīng)歷 1970 年代的超大規(guī)模集成（VLSI），到 1980 年代的超大規(guī)模集成（VLSI）和甚大規(guī)模集成（ULSI），再到現(xiàn)在最頂尖的 7nm 技術(shù)和系統(tǒng)級芯片。在這過程中，我們經(jīng)歷了一次前所未有的科技革命，芯片或者說集成電路徹底改變了人們的工作、生活方式。

一群硅基芯片的誕生過程：設(shè)計+制造+測試

 
來源：知網(wǎng)論文

設(shè)計篇

 
圖源：einfochips

規(guī)格制定

在芯片設(shè)計公司內(nèi)部，設(shè)計一枚芯片的第一步是通過管理和數(shù)據(jù)分析起草一份提案，使該該設(shè)計能從一開始就滿足行業(yè)細(xì)分要求。此時高層設(shè)計人員會開會，進(jìn)行可行性分析，并在此基礎(chǔ)上確定芯片的功能和運行方式，并確定性能、功能、物理尺寸、制造技術(shù)和設(shè)計技術(shù)等主要設(shè)計參數(shù)。

架構(gòu)定義

定義系統(tǒng)的基本規(guī)范，比如浮點單元等；確定要使用的系統(tǒng)，比如精簡指令集計算機（RISC）或復(fù)雜指令集計算機（CISC）；敲定 ALU 緩存大小的數(shù)量等。

功能設(shè)計

定義系統(tǒng)的主要功能單元，從而有助于識別單元之間的互連要求，還有每個單元的物理、電氣規(guī)格。

邏輯設(shè)計

開發(fā)出布爾表達(dá)式、控制流、字寬、寄存器分配等，并采用 VHDL 或 Verilog HDL 硬件描述語言將功能用代碼描述出來，形成寄存器傳輸級別（RTL）代碼。

電路設(shè)計

邏輯設(shè)計給出了簡化的邏輯實現(xiàn)，而電路設(shè)計則是以網(wǎng)表的形式進(jìn)一步將該邏輯表示出來，網(wǎng)表通常由門、晶體管和各種互連組成，而電路設(shè)計的效果可以由仿真得到。

物理設(shè)計

在此步驟中實現(xiàn)了網(wǎng)表到其幾何表示的轉(zhuǎn)換，其結(jié)果稱為布局，它可以從功能上對綜合后的網(wǎng)表進(jìn)行驗證。此步驟遵循一些預(yù)定義的固定規(guī)則，例如 lambda 規(guī)則，該規(guī)則提供了組件大小、比例和間距等確切的詳細(xì)信息。下一步是對完成布線的物理版圖進(jìn)行功能和時序上的驗證，驗證項目通常包括 LVS、DRC、ERC 等，當(dāng)然還包括一些功耗分析以及可制造性分析。

設(shè)計工藝導(dǎo)出

這是芯片設(shè)計的最后一步，即將設(shè)計工藝文件按照芯片代工廠的要求導(dǎo)出來，設(shè)計公司保留原設(shè)計稿可做靈活性的修改，而相對定版的工藝文件——物理版圖以 GDS II 的文件格式交由芯片代工廠作為制造依據(jù)。

制造與測試篇

 
圖源：Joseph A. Elias, PhD

打開工藝的卷軸，里面記錄了沙子的升華史，我們通過它，了解到了芯片是如何制成的。

提煉單晶硅錠

 
圖源：VIDHYARTHE

最廉價的硅來源非沙子莫屬，因此半導(dǎo)體材料中采用的硅元素就是從沙子（SiO?）中提取出來的。通常，生產(chǎn)單晶硅錠的公司會將沙子從的硅元素提取出后來經(jīng)過高溫整形、多次提純等手段得到電子級硅（EGS），純度為 99.9999%。然后將純硅在 1400oC 的鍋中融化，把包含所需晶體取向的小晶種插入熔融的硅中，再緩慢地（1 毫米 / 分鐘）拔出，這樣硅晶體就被制造成了圓柱形的單晶硅錠，單個單晶硅錠的重量約為 100 公斤。

晶圓加工

 
圖源：Cismst

晶圓加工主要包含兩個步驟，第一步是將單晶硅錠橫向鋸成圓盤，再進(jìn)行拋光和晶體定向，得到如鏡面般平整的晶圓。第二步是對晶圓進(jìn)行熱氧化，這個時候純硅會經(jīng)過充氧的高溫爐，從而在表面形成一層很薄的二氧化硅，作為晶體管的進(jìn)時柵極氧化物層。

光刻

 
圖源：Nikon

所謂的光刻工藝包括掩膜和光蝕刻兩個部分。首先是將具有抗光蝕能力的光刻膠涂敷到晶圓上，在硅基表層形成電路圖案，然后利用光對準(zhǔn)器將晶圓對準(zhǔn)掩膜，晶圓將透過掩膜鏤空部分暴露在紫外線下，此時暴露部分的光刻膠變成可溶狀態(tài)，從而將掩膜版上的電路結(jié)構(gòu)臨時復(fù)制到硅基上。

刻蝕

 
圖源：SlideShare

按光刻機刻出的電路結(jié)構(gòu)，在硅片上進(jìn)行微觀雕刻，刻出溝槽或接觸孔。具體來說，刻蝕是利用顯影后的光刻膠圖形作為掩模，再借助化學(xué)液體或等離子體在襯底上腐蝕掉一定深度的薄膜物質(zhì)，隨后得到與光刻膠圖形相同的集成電路圖形。

離子注入

 
圖源：格芯

離子注入是芯片制造工藝中的一種重要的摻雜技術(shù)，也是控制 MOSFET 閾值電壓的一個重要手段。通常是在真空、低溫的環(huán)境下，將磷化氫或三氯化硼雜質(zhì)離子加速，獲得有一定動能的雜質(zhì)離子，然后將離子束攝到敷有光刻膠掩膜的晶圓上。有光刻膠掩蓋的部分，離子束無法穿透光刻膠而被阻擋開來；沒有掩蓋的部分，離子束會被注入到襯底上，實現(xiàn)摻雜，而摻雜深度取決于離子束的能量。最后，在離子注入完成后，必須進(jìn)行光刻膠的徹底清除工作，才能進(jìn)入下一環(huán)節(jié)。

金屬化

 
圖源：Pinterest

金屬化指的是采用沉積等方式將金屬薄膜沉積到晶圓上，再通過金屬薄膜光刻，形成表面金屬連線，將各個元器件連接到一起的工藝。因此第一步就是要刻蝕出接觸孔。第二步是制備金屬薄膜，主要導(dǎo)電金屬材料可能是鋁合金或金，手段通常包括蒸發(fā)、濺射、金屬 CVD 以及電鍍等，目前金屬 CVD 因具有很強的臺階覆蓋能力、良好的高深寬比接觸和無間隙式的填充特性而受到廣泛應(yīng)用。第三步是采用光刻和刻蝕工藝或剝離技術(shù)去除布線以外的部分，形成相互連接的金屬導(dǎo)線。第四步是進(jìn)行合金化的熱處理，從而保證芯片和金屬之間有較好的導(dǎo)電性。最后是平坦化，減少因晶圓表面的不平整度帶來的光傳播的精確度受損，從而影響其準(zhǔn)確地進(jìn)行圖形制作的一種工藝。這種工藝不僅會被用到表層，當(dāng)金屬層增加的時候也會被用到中間層中。

晶圓測試

 
圖源：知乎

當(dāng)載有集成電路的晶圓加工出來之后，需要對其進(jìn)行測試，主要目的是減少封裝的成本，提早篩選出有問題的集成電路模塊（芯片原型）。具體操作是采用探針測試平臺，在無塵室中根據(jù)事先定義好的測試點對芯片原型進(jìn)行交直流、光照等電氣性能測試。該測試通過治具可以對測試平臺上的晶圓進(jìn)行一次性測試，而無需對芯片逐一進(jìn)行，因此測試效率較高。

切割與封裝

 
圖源：The CPU Shack

每個晶圓都包含數(shù)百至上萬個芯片，通過金剛石鋸將晶圓切割成單片，經(jīng)過減薄工序，然后針對每一個單片（芯片）進(jìn)行電氣測試。如果測試結(jié)果有問題，這顆芯片就會被丟棄；如果測試結(jié)果合格，該芯片就會被送去封裝。在封裝前，將會使用顯微鏡對芯片進(jìn)行復(fù)檢，只有通過復(fù)檢的芯片才會被真正封裝起來。

封裝測試

 
IC tester | 圖源：Agilent

對于芯片來說，出廠前測試主要包含三個方面，前兩項分別是晶圓測試和芯片測試，這兩項在上一節(jié)中已經(jīng)描述過了（見“切割與封裝”章節(jié)）。而這里重點要將的其實是第三項測試：封裝測試，也就是芯片出廠前測試。據(jù)統(tǒng)計，這三項測試將會占據(jù)整個芯片生產(chǎn)成本的比例高達(dá) 1/4 至 1/2。

此時的待測芯片已經(jīng)包裹了一層封裝，沒有那么脆弱了，因此對于測試環(huán)境要求也沒有那么嚴(yán)苛，不需要無塵室測試了。但是對于封裝測試而言，由于封裝本身的阻擋，測試探針無法觸及芯片內(nèi)部，測試范圍受到限制的同時，也增加了測試的復(fù)雜度。

話不多說，一般的芯片封裝測試包括各種環(huán)境下的消耗功率、發(fā)熱量、運行速度、耐壓度等多項電氣特性測試，在測試過程中往往需要大量的編程、燒錄驗證工序。有的時候根據(jù)客戶的要求，也會做一些針對性測試，看是否滿足客戶的需求。當(dāng)測試結(jié)果一切正常，該芯片就會被打上規(guī)格、型號及出廠日期等絲印，等待打包出廠了。

國內(nèi)外發(fā)展現(xiàn)狀

芯片市場行情

據(jù) IC Insights 數(shù)據(jù)顯示，IC 市場在不斷擴(kuò)大，成為越來越重要的 GDP 驅(qū)動力，預(yù)計 2019-2024 年的相關(guān)系數(shù)將達(dá)到 0.90，高于 2010-2019 年的 0.85。

 
圖源：IC Insights

芯片設(shè)計

對于芯片設(shè)計而言可分為兩大部分來講，第一部分是 EDA（電子設(shè)計自動化）工具，第二部分是芯片設(shè)計。

首先來談一談EDA 工具，根據(jù)電子系統(tǒng)設(shè)計（ESD）聯(lián)盟市場統(tǒng)計服務(wù)（MSS）發(fā)布了關(guān)于 EDA 行業(yè) 2019 年第二季度的調(diào)查報告顯示，EDA 行業(yè) 2019 年第二季度收入為 24.721 億美元，同比 2018 年第二季度的 23.185 億美元，總體呈現(xiàn)增長態(tài)勢，增長幅度為 6.6%。同時，將最近四個季度與前四個季度相比，四個季度的移動平均值增長了 6.0%。可見 EDA 工具需求度在不斷上漲，市場前景廣闊。然而從市場分布的角度看，卻不太樂觀。怎么說？目前全球 EDA 市場主要由 Cadence、Synopsys 和被西門子收購的 Mentor Graphics 三大巨頭壟斷，它們占全球市場的份額超過 60%。而中國的 EDA 工具產(chǎn)業(yè)卻缺乏與先進(jìn)工藝結(jié)合的機會，從而步步落后，缺少深亞微米的 EDA 成體系的設(shè)計平臺。

 
圖源：行芯科技

其次我們來談一談芯片設(shè)計，從市場分布的角度來講，高通是當(dāng)之無愧的手機芯片霸主，而計算機、服務(wù)器 CPU 則是由英特爾和 AMD 分食，對比之下，我國能拿得出手的應(yīng)該就是華為的麒麟系列了。但明明我們大多數(shù)工程師都采用了和國外相同的 EDA 軟件，除了 IP 限制以外，我想阻礙我國在芯片設(shè)計行業(yè)大展拳腳的最大因素肯定就是芯片設(shè)計高端人才了。但是人才不是一朝一夕能培養(yǎng)出來的，尤其是模擬芯片行業(yè)。相對來說，數(shù)字芯片由于經(jīng)驗依賴性小，是我國目前主攻的部分，尤其是 AI 時代的到來，以及中美貿(mào)易戰(zhàn)的警鐘督促，讓本土芯片廠商尋到了一絲契機。

芯片制造、測試

從標(biāo)題我們就可以看出本章節(jié)將會從芯片制造和封裝測試兩個角度來剖析。

我們從芯片制造談起，芯片行業(yè)應(yīng)對芯片需求量上漲的方式不是增加單位晶圓的芯片數(shù)量，而是在不斷增加晶圓的數(shù)據(jù)總量。據(jù) IC Insights 預(yù)測，2020 年可能增加多達(dá) 1790 萬個晶圓（200 mm 當(dāng)量）的新 IC 產(chǎn)能，2021 年將再增加 2080 萬個晶圓的產(chǎn)能。

 
圖源：IC Insights

當(dāng)然，如果有的人說，現(xiàn)在不是在不斷擴(kuò)大晶圓的尺寸嗎？沒錯，但其主要目的是為了降低成本，而非應(yīng)對數(shù)量需求上漲的主要手段。

就目前晶圓代工（芯片制造）市場而言，目前全球主流的幾家晶圓代工廠包括臺積電、英特爾、三星、格芯和中芯國際。據(jù)統(tǒng)計，他們的工藝進(jìn)階如下圖所示：

大家可以發(fā)現(xiàn)，對于芯片制造廠商而言，除了芯片 nm 級工藝以外，良率也是他們生產(chǎn)制造能力的主要考量因素。

我國在芯片制造行業(yè)雖顯落后，但近些年的奮起直追，也誕生了像中芯國際、華虹半導(dǎo)體這樣的本土巨頭，成績也算顯著。只是在芯片制程設(shè)備方面還顯沉重，尤其是光刻機這一塊，已經(jīng)成為制約我國芯片制造業(yè)的最大痛點。但在沉重中又有一絲欣慰，這欣慰來自于尹志堯等愛國人士的付出，他們的努力是我國的刻蝕設(shè)備走上了國際頂尖水平，目前已攻破 5nm 難關(guān)。

接下來，我們再來談一談封裝測試，從全球范圍來看，封裝測試市場排名世界第一的是臺灣地區(qū)的日月光公司，而出于成本和市場的考慮，不少半導(dǎo)體廠商選擇將封測廠轉(zhuǎn)移到中國，因此國內(nèi)封測產(chǎn)業(yè)已經(jīng)具備了一定的規(guī)模和技術(shù)基礎(chǔ)。立足中國，差距在不斷縮小，本土的長電科技、華天科技和通富微電發(fā)展也不錯，對比芯片設(shè)計、制造行業(yè)而言，封測可以說是芯片產(chǎn)業(yè)中國內(nèi)發(fā)展較好的一塊了。

寫在最后

對于芯片行業(yè)或者說集成電路行業(yè)來說，缺的從來不是市場，而是工藝、技術(shù)的比肩。對于像中國這樣的發(fā)展中國家而言，我們從前落后，但當(dāng)下我們可以抓住 AI 的機遇，讓自己從低端市場向高端市場爬坡，挑戰(zhàn)是不可避免的，沉下心來做技術(shù)才能成就一個產(chǎn)業(yè)。未來，無人可知，吾輩只需努力！